삼성전자가 D램 칩을 12단으로 쌓은 5세대 고대역폭 메모리(HBM) D램을 개발했다. (자료=삼성전자)

[한국정경신문=이정화 기자] 삼성전자가 업계 최초로 D램 칩을 12단으로 쌓은 5세대 고대역폭 메모리(HBM) D램을 개발했다.

삼성전자는 이 제품이 업계 최대인 36기가바이트(GB) 용량을 구현했다고 27일 밝혔다. 상반기 양산에 나서 고용량 HBM 시장을 선점한다는 방침이다.

삼성전자는 24기가비트(Gb) D램 칩을 실리콘 관통 전극(TSV) 기술로 12단까지 적층했다.

TSV는 수천개의 미세 구멍을 뚫은 D램 칩을 수직으로 쌓아 적층된 칩 사이를 전극으로 연결하는 기술이다.

삼성전자는 HBM3E 12H의 샘플을 고객사에게 제공하기 시작했다.

이번에 개발한 HBM3E 12H는 성능과 용량 모두 전작인 HBM3(4세대 HBM) 8H(8단 적층) 대비 50% 이상 개선됐다.

초당 최대 1천280GB를 처리할 수 있는데, 이는 1초에 30GB 용량의 UHD 영화 40여편을 업로드 또는 다운로드할 수 있는 속도다.

삼성전자는 NCF 소재 두께도 낮춰 업계 최소 칩간 간격인 7마이크로미터(um)를 구현했다. 이를 통해 수직 집적도가 HBM3 8H 대비 20% 이상 높아졌다.

특히 칩과 칩 사이를 접합하는 공정에서 신호 특성이 필요한 곳은 작은 범프(칩 사이를 전기적으로 연결하기 위해 형성한 전도성 돌기)를, 열 방출 특성이 필요한 곳에는 큰 범프를 목적에 맞게 사이즈를 맞춰 적용했다. 이로써 열 특성을 강화하고 수율도 극대화했다.

삼성전자는 NCF로 코팅하고 칩을 접합해 범프 사이즈를 다양하게 하면서 동시에 공극(Void) 없이 적층하는 기술력을 선보였다고 설명했다.

HBM3E 12H 제품을 사용할 경우 그래픽처리장치(GPU) 사용량이 줄어 기업들이 총 소유 비용(TCO)을 절감할 수 있다는 장점이 있다.

삼성전자는 올해 HBM 생산능력(캐파)을 작년 대비 2.5배 이상 확보해 운영하는 등 HBM 공급 역량을 업계 최고 수준으로 유지한다는 계획이다.

6세대 HBM인 HBM4도 2025년 샘플링과 2026년 양산을 목표로 개발을 진행 중이다.

삼성전자는 HBM4 16H 초고용량 제품에서 칩과 칩 사이 갭을 완전히 없애고 칩을 완전히 붙이는 신공정을 개발하고 있다.

배용철 삼성전자 메모리사업부 상품기획실장(부사장)은 “삼성전자는 AI 서비스를 제공하는 고객사의 고용량 솔루션 니즈에 부합하는 혁신 제품 개발에 힘쓰고 있다”며 “앞으로 HBM 고단 적층을 위한 기술 개발에 주력하는 등 고용량 HBM 시장을 선도하고 개척해 나갈 것”이라고 말했다.

한국정경신문 이정화 기자 joyfully3355@naver.com 이정화 기자의 기사 더보기

저작권자 <지식과 문화가 있는 뉴스> ⓒ한국정경신문 | 상업적 용도로 무단 전제, 재배포를 금지합니다.